PATENT 24500-000007/US

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicants:

Noriyuki TANAKA and Toshiya AOKI

Conf:

Unknown

Application No.:

New Application

Group:

Unknown

Filed:

September 24, 2003

Examiner:

Unknown

For:

DATA BUS WIDTH CONVERSION APPARATUS AND DATA

PROCESSING APPARATUS

PRIORITY LETTER

September 24, 2003

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sirs:

Pursuant to the provisions of 35 U.S.C. 119, enclosed is/are a certified copy of the following priority document(s).

Application No.	Date Filed	Country
2003-183631	06/26/03	JAPAN
2002-278208	9/24/02	JAPAN

In support of Applicant's priority claim, please enter this document into the file.

Respectfully submitted,

HARNESS, DICKEY, & PIERCE, P.L.C.

By

onald J. Daley, Reg. No. 34,31

P.O. Box 8910

Reston, Virginia 20195

(703) 668-8000

DJD:mh

(Translation)

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application : June 26, 2003

Application Number : Patent Appln. No. 2003-183631

Applicant(s) : SHARP KABUSHIKI KAISHA

Wafer
of the
Patent
Office

August 28, 2003

Yasuo IMAI

Commissioner, Patent Office Seal of Commissioner of the Patent Office

Appln. Cert. No.

Appln. Cert. Pat. 2003-3070356



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 6月26日

出 願 番 号 Application Number:

特願2003-183631

[ST. 10/C]:


[JP2003-183631]

出 願 人
Applicant(s):

シャープ株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年 8月28日







【書類名】

特許願

【整理番号】

03J01338

【提出日】

平成15年 6月26日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 17/00

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

田中 紀行

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

青木 俊也

【特許出願人】

【識別番号】

000005049

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】

100078282

【弁理士】

【氏名又は名称】 山本 秀策

【選任した代理人】

【識別番号】

100062409

【弁理士】

【氏名又は名称】 安村 高明

【選任した代理人】

【識別番号】

100107489

【弁理士】

【氏名又は名称】 大塩 竹志



【先の出願に基づく優先権主張】

【出願番号】

特願2002-278208

【出願日】 平成14年 9月24日

【手数料の表示】

【予納台帳番号】 001878

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0208587

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 データバス幅変換装置およびデータ処理装置

【特許請求の範囲】

【請求項1】 第1のバス幅を有し、N(Nは正数)ビットデータを複数のビットデータグループに分割して伝送する第1のデバイスから前記複数のビットデータグループを受け取って、第2のバス幅を有する第2のデバイスへ前記Nビットデータを出力するデータバス幅変換装置であって、

前記第1のデバイスが前記複数のビットデータグループを伝送するときの総伝送回数を設定するとともに、前記Nビットデータを前記複数のビットデータグループそれぞれへ分配するための前記Nビットデータの分割パターンを設定する設定部と、

前記総伝送回数と前記分割パターンとに基づいて、前記複数のビットデータグループそれぞれが示すデータを取得する取得部と、

前記取得した複数のビットグループそれぞれが示すデータから前記Nビットデータを生成し、前記生成したNビットデータを前記第2のデバイスへ出力する出力部と

を備える、データバス幅変換装置。

【請求項2】 前記第1のデバイスは、前記設定部が設定した前記総伝送回数および前記分割パターンに基づいて、前記Nビットデータを前記複数のビットデータグループに分割する、請求項1に記載のデータバス幅変換装置。

【請求項3】 前記設定部は、前記第1のデバイスからの命令に基づいて、 前記総伝送回数および前記分割パターンを設定する、請求項1に記載のデータバ ス幅変換装置。

【請求項4】 前記設定部は、前記第1のバス幅のサイズに基づいて、前記 総伝送回数および前記分割パターンを設定する、請求項1に記載のデータバス幅 変換装置。

【請求項5】 前記複数のビットデータグループのそれぞれは、前記総伝送回数のうちの対応する伝送回数における前記第1のデバイスの伝送動作によって伝送され、

前記取得部は、前記総伝送回数のうちの現在の伝送回数をカウントするカウン タ部と

前記カウントされた現在の伝送回数と、前記複数のビットデータグループのそれでれに対応する伝送回数とを比較する比較部と、

前記比較した結果に基づいて前記複数のビットデータグループをサンプリング するサンプリング部と

を備える、請求項1に記載のデータバス幅変換装置。

【請求項6】 前記カウンタ部は、前記現在の伝送回数が前記総伝送回数に達した後にカウント数を前記総伝送回数のうちの初期値に設定する、請求項5に記載のデータバス幅変換装置。

【請求項7】 前記設定部は、前記総伝送回数を設定する第1のレジスタと、前記分割パターンを設定する第2のレジスタとを備える、請求項1に記載のバス幅変換回路。

【請求項8】 前記第1のデバイスから前記第2のデバイスへのデータ書き 込みアクセス時に、前記第2のデバイスへ前記Nビットデータを出力する、請求 項1に記載のデータバス幅変換装置。

【請求項9】 前記第1のデバイスと前記第2のデバイスとの間の双方向の データ伝送アクセス時に、前記第2のデバイスへ前記Nビットデータを出力する 、請求項1に記載のデータバス幅変換装置。

【請求項10】 第2のバス幅を有する第2のデバイスから出力されたN(Nは正数)ビットデータを複数のビットデータグループに分割して、第1のバス幅を有する第1のデバイスへ伝送するデータバス幅変換装置であって、

前記第1のデバイスへ前記複数のビットデータグループを伝送するときの総伝送回数を設定するとともに、前記Nビットデータを前記複数のビットデータグループそれぞれへ分配するための前記Nビットデータの分割パターンを設定する設定部と、

前記総伝送回数と前記分割パターンとに基づいて、前記Nビットデータを前記 複数のビットデータグループに分割して出力する分割部と

を備える、データバス幅変換装置。

【請求項11】 前記第2のデバイスから前記第1のデバイスへのデータ読み出しアクセス時に、前記第1のデバイスへ前記複数のビットデータグループを出力する、請求項10に記載のデータバス幅変換装置。

【請求項12】 前記第1のデバイスと前記第2のデバイスとの間の双方向のデータ伝送アクセス時に、前記第1のデバイスへ前記複数のビットデータグループを出力する、請求項10に記載のデータバス幅変換装置。

【請求項13】 第1のバス幅を有し、N(Nは正数)ビットデータを複数のビットデータグループに分割して伝送する第1のデバイスから前記複数のビットデータグループを受け取り、前記Nビットデータを出力するデータバス幅変換装置と、

前記データバス幅変換装置から出力された前記Nビットデータを受け取る第2 のバス幅を有する第2のデバイスと

を備えたデータ処理装置であって、

前記データバス幅変換装置は、

前記第1のデバイスが前記複数のビットデータグループを伝送するときの総伝送回数を設定するとともに、前記Nビットデータを前記複数のビットデータグループそれぞれへ分配するための前記Nビットデータの分割パターンを設定する設定部と、

前記総伝送回数と前記分割パターンとに基づいて、前記複数のビットデータグループそれぞれが示すデータを取得する取得部と、

前記取得した複数のビットグループそれぞれが示すデータから前記Nビットデータを生成し、前記生成したNビットデータを前記第2のデバイスへ出力する出力部と

を備える、データ処理装置。

【請求項14】 前記データ処理装置はディスプレイ装置である、請求項1 3に記載のデータ処理装置。

【請求項15】 第2のバス幅を有し、N(Nは正数)ビットデータを出力する第2のデバイスと、

前記第2のデバイスから出力された前記Nビットデータを複数のビットデータ

グループに分割して、第1のバス幅を有する第1のデバイスへ伝送するデータバス幅変換装置と

を備えたデータ処理装置であって、

前記データバス幅変換装置は、

前記第1のデバイスへ前記複数のビットデータグループを伝送するときの総伝送回数を設定するとともに、前記Nビットデータを前記複数のビットデータグループそれぞれへ分配するための前記Nビットデータの分割パターンを設定する設定部と、

前記総伝送回数と前記分割パターンとに基づいて、前記Nビットデータを前記 複数のビットデータグループに分割して出力する分割部と

を備える、データ処理装置。

【請求項16】 前記データ処理装置はディスプレイ装置である、請求項1 5に記載のデータ処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、多様なバスシステムに用いられるデータバス幅変換装置に関し、特に、データバス幅が互いに異なるCPU(ホストシステム)とその周辺デバイスとの間におけるバスアクセスが可能であるデータバス幅変換装置に関する。

[00002]

【従来の技術】

M(Mは正数)ビットのデータバス幅を有するCPUが、CPUと異なるN(Nは正数)ビットのデータバス幅を有するLSI(周辺デバイス)にアクセスする場合には、データバス幅のリサイズ(変更)を行うためのデータバス幅変換装置が必要となる。なお、M=Nの場合もあり得る。

[0003]

従来のデータバス幅変換装置の一例として、データバス幅のリサイズを行うためにメモリセルアレイ部を有し、メモリセルアレイ部をキャッシュメモリあるいはローカルメモリとして使用するデータバス幅変換装置が特許文献1に開示され

ている。

[0004]

また、従来のデータバス幅変換装置の他の例として、データバス幅のリサイズを行うためにMビット幅のデータバスとNビット幅のデータバスとの間にラッチ回路および出力制御回路とを設けたデータバス幅変換装置が特許文献2および特許文献3に開示されている。

[0005]

【特許文献1】

特開平4-76890号公報(第579頁、第1図)

【特許文献2】

特開平3-97340号公報(第256-257頁、第1-2図)

【特許文献3】

特開平5-242016号公報(第3頁、第1図)

[0006]

【発明が解決しようとする課題】

しかしながら、特許文献1、2および3それぞれに開示されている従来のデータバス幅変換装置では、データバス幅をリサイズする際に、NビットのデータをCPUからLSIへ転送するために必要なCPUのアクセス回数、CPUとLSIとの間の結線パターン等がハードウェア的に固定されており、多様なバスシステムにおいて使用することが困難であるという問題を有している。

[0007]

例えば、従来のCPU(ホストシステム)のデータバス幅は、過去の慣例により8の倍数のビット数(8ビット、16ビット、32ビット等)に設定されている。ところが、液晶モジュール等の多くの表示装置では、データバス幅が3の倍数のビット数(18ビット、24ビット等)となっていることがある。この理由は、表示装置の表示データがRED(赤)、GREEN(緑)、BLUE(青)の3つの色要素から構成されており、これらの3つの色要素のビット幅を等しくすることによって、データバス幅が3の倍数のビット数になるからである。

[0008]

例えば、8ビットのデータバス幅を有するCPUに18ビットのデータバス幅を有する液晶モジュールを接続し、液晶モジュールの有する表示能力を最大限に生かす場合には、CPUから液晶モジュールに18ビットのデータを完全に伝達することが必要である。この場合、CPUのデータバス幅は8ビットであるから、CPUから液晶モジュールにデータを伝達するには、最低でも18ビットのデータを三つに分割する必要がある。18ビットのデータの分割パターンとしては、8-8-2の分割パターン、6-6-6の分割パターン、5-6-7の分割パターン等のいろいろな分割パターンが考えられる。

[0009]

また、上記18ビットのデータの3回の分割回数は、最低限必要な分割回数であり、CPU側の何らかの理由により、分割回数が3回より多くなる場合も考えられる(すなわち、(分割回数) ≥ 3)。

[0010]

従来のデータバス幅変換装置では、上記18ビットのデータの分割パターンおよび分割回数がハードウェア的に固定されてしまっており、このようなCPUインターフェースをLSI化した場合、分割回数および分割パターンはLSIの設計時に固定されてしまう。このため、使用するLSIの選択肢が制限されるとともに、CPU側でもソフト処理等が必要となる。

$[0\ 0\ 1\ 1]$

本発明は、このような課題を解決するものであり、その目的は、CPU側(ホストシステム)からLSI(周辺デバイス)側へデータ書き込みアクセスおよびデータ読み出しアクセスを行う場合に、分割回数および分割パターンを任意に設定できるデータバス幅変換装置を提供することにある。

[0012]

【課題を解決するための手段】

本発明のデータバス幅変換装置は、第1のバス幅を有しN(Nは正数)ビットデータを複数のビットデータグループに分割して伝送する第1のデバイスから複数のビットデータグループを受け取って、第2のバス幅を有する第2のデバイスがへNビットデータを出力するデータバス幅変換装置であって、第1のデバイスが

複数のビットデータグループを伝送するときの総伝送回数を設定するとともに、 Nビットデータを複数のビットデータグループそれぞれへ分配するためのNビットデータの分割パターンを設定する設定部と、総伝送回数と分割パターンとに基づいて、複数のビットデータグループそれぞれが示すデータを取得する取得部と、取得した複数のビットグループそれぞれが示すデータからNビットデータを生成し、生成したNビットデータを第2のデバイスへ出力する出力部とを備え、そのことにより上記目的が達成される。

[0013]

第1のデバイスは、設定部が設定した総伝送回数および分割パターンに基づいて、Nビットデータを複数のビットデータグループに分割してもよい。

[0014]

設定部は、第1のデバイスからの命令に基づいて、総伝送回数および分割パターンを設定してもよい。

$[0\ 0\ 1\ 5]$

設定部は、第1のバス幅のサイズに基づいて、総伝送回数および分割パターン を設定してもよい。

[0016]

複数のビットデータグループのそれぞれは、総伝送回数のうちの対応する伝送回数における第1のデバイスの伝送動作によって伝送され、取得部は、総伝送回数のうちの現在の伝送回数をカウントするカウンタ部とカウントされた現在の伝送回数と、複数のビットデータグループのそれぞれに対応する伝送回数とを比較する比較部と、比較した結果に基づいて複数のビットデータグループをサンプリングするサンプリング部とを備えてもよい。

$[0\ 0\ 1\ 7\]$

カウンタ部は、現在の伝送回数が総伝送回数に達した後にカウント数を総伝送 回数のうちの初期値に設定してもよい。

$[0\ 0\ 1\ 8]$

設定部は、総伝送回数を設定する第1のレジスタと、分割パターンを設定する 第2のレジスタとを備えてもよい。

[0019]

第1のデバイスから第2のデバイスへのデータ書き込みアクセス時に、第2の デバイスへNビットデータを出力してもよい。

[0020]

第1のデバイスと第2のデバイスとの間の双方向のデータ伝送アクセス時に、 第2のデバイスへNビットデータを出力してもよい。

[0021]

本発明のデータバス幅変換装置は、第2のバス幅を有する第2のデバイスから出力されたN(Nは正数)ビットデータを複数のビットデータグループに分割して、第1のバス幅を有する第1のデバイスへ伝送するデータバス幅変換装置であって、第1のデバイスへ複数のビットデータグループを伝送するときの総伝送回数を設定するとともに、Nビットデータを複数のビットデータグループそれぞれへ分配するためのNビットデータの分割パターンを設定する設定部と、総伝送回数と分割パターンとに基づいて、Nビットデータを複数のビットデータグループに分割して出力する分割部とを備え、そのことにより上記目的が達成される。

$[0\ 0\ 2\ 2]$

第2のデバイスから第1のデバイスへのデータ読み出しアクセス時に、第1の デバイスへ複数のビットデータグループを出力してもよい。

[0023]

第1のデバイスと第2のデバイスとの間の双方向のデータ伝送アクセス時に、 第1のデバイスへ複数のビットデータグループを出力してもよい。

[0024]

本発明のデータ処理装置は、第1のバス幅を有しN(Nは正数)ビットデータを複数のビットデータグループに分割して伝送する第1のデバイスから複数のビットデータグループを受け取り、Nビットデータを出力するデータバス幅変換装置と、データバス幅変換装置から出力されたNビットデータを受け取る第2のバス幅を有する第2のデバイスとを備えたデータ処理装置であって、データバス幅変換装置は、第1のデバイスが複数のビットデータグループを伝送するときの総伝送回数を設定するとともに、Nビットデータを複数のビットデータグループそ

れぞれへ分配するためのNビットデータの分割パターンを設定する設定部と、総 伝送回数と分割パターンとに基づいて、複数のビットデータグループそれぞれが 示すデータを取得する取得部と、取得した複数のビットグループそれぞれが示す データからNビットデータを生成し、生成したNビットデータを第2のデバイス へ出力する出力部とを備え、そのことにより上記目的が達成される。

[0025]

データ処理装置はディスプレイ装置であってもよい。

[0026]

本発明のデータ処理装置は、第2のバス幅を有しN(Nは正数)ビットデータ を出力する第2のデバイスと、第2のデバイスから出力されたNビットデータを 複数のビットデータグループに分割して、第1のバス幅を有する第1のデバイス へ伝送するデータバス幅変換装置とを備えたデータ処理装置であって、データバ ス幅変換装置は、第1のデバイスへ複数のビットデータグループを伝送するとき の総伝送回数を設定するとともに、Nビットデータを複数のビットデータグルー プそれぞれへ分配するためのNビットデータの分割パターンを設定する設定部と 、総伝送回数と分割パターンとに基づいて、Nビットデータを複数のビットデー タグループに分割して出力する分割部とを備え、そのことにより上記目的が達成 される。

[0027]

データ処理装置はディスプレイ装置であってもよい。

[0028]

上記構成により、以下、その作用を説明する。

[0029]

本発明のデータバス幅変換装置は、CPU(ホストシステム)がN(Nは正数)ビットデータを分割して複数のビットデータグループとして伝送するときの総 伝送回数を設定するとともに、Nビットデータを複数のビットデータグループそ れぞれへ分配するためのNビットデータの分割パターンを設定する設定部を備え る。また、本発明のデータバス幅変換装置は、Nビットデータを分割して複数の ビットデータグループとしてCPUへ伝送するときの総伝送回数を設定するとと

もに、Nビットデータを複数のビットデータグループそれぞれへ分配するための Nビットデータの分割パターンを設定する設定部を備える。このことによりCP U側(ホストシステム)からLSI側(周辺デバイス)にデータ書き込みアクセ スを行う場合およびLSI側(周辺デバイス)からCPU側(ホストシステム) にデータ読み出しのアクセスを行う場合に、ハードウェア的に固定されることな くデータの分割回数および分割パターンを任意に設定できる。

[0030]

【発明の実施の形態】

以下、本発明の実施の形態を図面を参照しながら説明する。

[0031]

(実施の形態1)

図1Aは、本発明の実施形態1におけるデータ処理システム100を示す。

[0032]

データ処理システム100は、CPU10と、LSI11とを備える。LSI 11は、データバス幅変換装置120 (図2) を備える。

[0033]

CPU10は、パーソナルコンピュータ等のホストシステムに含まれ、LSIは、液晶モジュール等の表示装置をコントロールする周辺デバイスに含まれる。 CPU10は、8ビットのデータバス幅を有する。LSI11は、18ビットのデータバス幅を有する。CPU10とLSI11とは結線部12において接続されている。

[0034]

結線部12において、CPU10のインターフェース部であるデータバス端子 D0~D7およびデータ書き込み信号NWR用端子は、LSI11のインターフェース部であるデータバス端子DB0~DB17およびデータ書き込み信号NWR用端子と接続されている。

[0035]

結線部12では、CPU10のデータバス端子D7とLSI11のデータバス端子D17、DB9およびDB1とが接続されており、以下、同様に、CPU1

ののデータバス端子D6とLSI11のデータバス端子DB16、DB8およびDB0とが接続され、CPU10のデータバス端子D5とLSI11のデータバス端子DB15、DB7とが接続され、CPU10のデータバス端子D4とLSI11のデータバス端子DB14、DB6とが接続され、CPU10のデータバス端子D3とLSI11のデータバス端子DB13、DB5とが接続され、CPU10のデータバス端子D3とLSI11のデータバス端子DB12、DB4とが接続され、CPU10のデータバス端子D1とLSI11のデータバス端子DB11、DB3とが接続され、CPU10のデータバス端子D0とLSI11のデータバス端子DB10、DB2とが接続されている。そして、CPU10のデータバス端子DB10、DB2とが接続されている。そして、CPU10のデータ書き込み信号NWR用端子と接続されている。

[0036]

ここで、図1Aに示す8ビットのデータバス幅を有するCPU10のインターフェース部と18ビットのデータバス幅を有するLSI11のインターフェース部との接続状態では、18ビットのデータを三つに分割して分割ビットデータグループ毎に伝達する。18ビットのデータの分割パターンの一例として、端子DB17から入力される17番目のデータから端子DB10から入力される10番目のデータまでの8ビットデータを一つ目の分割ビットデータグループ、DB9端子から入力される9番目のデータからDB2端子から入力される2番目のデータまでの8ビットデータを二つ目の分割ビットデータグループ、DB1端子から入力される1番目のデータからDB0端子から入力される0番目のデータまでの2ビットデータを三つ目の分割ビットデータグループとする8-8-2の分割パターンがある。

[0037]

図1Bに、本発明の実施の形態のデータ処理装置の一例としてディスプレイ装置110を示す。ディスプレイ装置110は例えば液晶ディスプレイ装置である。ディスプレイ装置110は、図1Aに示すLSI11と、表示パネル111とを備える。この場合、LSI11は表示パネル111の表示動作を制御する。このように、データバス幅変換装置120を備えるLSI11は、様々なデータ処

理装置に搭載され得る。

[0038]

図2は、図1Aに示すLSI11が備える本発明の実施の形態1におけるデータバス幅変換装置120を示す。データバス幅変換装置120は、CPU10の8ビットのデータバス幅をLSI11の18ビットのデータバスの幅にリサイズ(変更)する。

[0039]

データバス幅変換装置120は、CPU10に接続された18ビット幅のデータバス20から出力されるデータのリサイズを行う制御回路21と、ビット情報を記録するフリップフロップ(FF)22と、制御回路21によってリサイズされた18ビット幅のデータをLSI11内部に出力する出力制御回路23とを備える。LSI内部回路24は、出力制御回路23から出力されるデータを受け取る。フリップフロップ22はラッチ回路であってもよい。

[0040]

図3は、図2に示す制御回路21の詳細を示すブロック図である。

$[0\ 0\ 4\ 1]$

図3に示す制御回路 2 1 は、レジスタブロック 3 0 を備える。レジスタブロック 3 0 は、18 ビット幅のデータをサンプリングする際のCPU10 からLS I 11 へのデータ書き込みアクセスの全回数(CPU10 からLS I11 へ複数の分割ビットデータグループを伝送するときの総伝送回数)を任意に設定するレジスタ α と、18 ビット幅のデータの各ビットデータが総伝送回数のうち何回目のデータ伝送動作で伝送されるかを設定する(すなわち、18 ビット幅のデータの各ビットデータを複数の分割ビットデータグループへ分配するための 18 ビット幅のデータの分割パターンを設定する)レジスタ β とを備える。

[0042]

制御回路 2 1 は、レジスタαとレジスタβとによって設定された総伝送回数と分割パターンとに基づいて、複数のビットデータグループそれぞれが示すデータを取得する取得部 3 5 を備える。取得部 3 5 は、サンプリング部 3 3 と、サンプリング制御信号発生部 3 4 は、カ

ウンタ31と、コンペア部32とを備える。カウンタ31は、レジスタαが設定した総伝送回数の範囲内で現在の伝送回数をカウントする。コンペア部32は、カウントされた現在の伝送回数と、複数のビットデータグループのそれぞれに対応する伝送回数とを比較する。コンペア部32は、対応付けられた伝送回数と現在の伝送回数とが一致したビットデータグループに含まれるデータをサンプリングするためのサンプリング制御信号をサンプリング部33へ出力する。カウント方法としては、インクリメント/デクリメントのどちらでもよい。

[0043]

カウンタ31は、CPU10からのデータ書き込み信号NWRに同期して、伝送回数(データ書き込みストローブの回数)のカウント値を出力する。コンペア部32には、レジスタ β からのレジスタ値とカウンタ31からのカウント値とを比較する複数のコンペアが、18ビット幅のデータの各ビット毎に設けられている。レジスタ β からのレジスタ値は、上述の分割パターンを示し、複数のコンペアそれぞれに総伝送回数のうちの何れかの回数を示すレジスタ値が入力される。レジスタ値は対応するビットデータグループ毎に値が異なる。本実施の形態では、コンペア部32は18個のコンペアを備える(図3は、説明の簡略化のために18個のコンペアのうちの3個のコンペア32A、32B、32Cを示す)。

[0044]

サンプリング部33には、サンプリング制御信号に従って18ビット幅のデータバス信号DB[17:0]を分割ビットデータグループ毎にサンプリングするための複数のサンプリング回路が、18ビット幅のデータの各ビット毎に設けられている。本実施の形態では、サンプリング部33は、18個のサンプリング回路を備える(図3は、説明の簡略化のために18個のサンプリング回路のうちの3個のサンプリング回路33A、33B、33Cを示す)。18個のサンプリング回路のそれぞれには、18個のコンペアのうちの対応するコンペアからサンプリング信号が出力される。18個のサンプリング回路のそれぞれはサンプリング信号に応じて、18ビット幅のデータのうちの対応付けられたビットデータをサンプリングする。

[0045]

次に、サンプリング部33から各ビットに対応するそれぞれのデータバス信号 DB [17:0] がフリップフロップ22を介して出力制御回路23に出力される。また、カウンタ31からは、データ書き込み信号Wが出力制御回路23に出力される。出力制御回路23は、データ書き込み信号Wに同期して、分割ビットデータグループが示すデータをつなぎ合わせて、連続した18ビット幅のデータに変換し、LSI内部回路24に伝送する。

[0046]

ここで、フリップフロップ22が有する機能は、サンプリング部33に盛り込んでおいても同様な動作をすることは説明するまでもない。

[0047]

次に、図3に示す制御回路21のレジスタブロック30に設けられているレジスタ α およびレジスタ β の構成例を表1に示す。レジスタ α は、MCBおよびMCAレジスタである。レジスタ β は、M0BおよびM0Aレジスタ~M17BおよびM17Aレジスタを備える。ここで、表1のMWB0~MWB5は、それぞれ8ビットのレジスタブロックを表している。

[0048]

表 1 では、1 8 ビット幅のデータバス信号それぞれに対応して設けられているレジスタ β と、1 8 ビット幅のデータの取得に必要な総伝送回数を設定するレジスタ α とは、それぞれ 2 ビット単位で構成されている。MCBおよびMCAレジスタは、それぞれMWB0のbit1およびbit0に格納されており、M0AおよびM0Bレジスタ~M17AおよびM17Bレジスタは、MWB1のbit0からMWB5のbit3まで、順番に格納されている。また、表 1 内のXは、Don't Careを示し、何の影響も与えないビットである。

[0049]

【表1】

NAME	bit 7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
MWBO	Х	Х	X	X	Х	χ	MCB	MCA
MWB1	МЗВ	МЗА	M2B	M2A	MIB	MIA	MOB	MOA
MWB2	M7B	М7А	м6В	M6A	м5В	M5A	M4B	M4A
MWB3	MIIB	M11A	M10B	M10A	М9В	M9A	M8B	M8A
MWB4	M15B	M15A	M14B	M14A	M13B	M13A	M12B	M12A
MWB5	X	X	X	X	M17B	M17A	M16B	M16A

[0050]

表 $1 \text{ oMWB } 1 \sim \text{MWB } 5$ に記載のM * B およびM * A レジスタの* 部分には $0 \sim 1$ 7 の数字が書かれている。この数字は、1 8 本の各データバスの各ビット に対応する設定レジスタ(レジスタ β)であることを示している。M * B および M * A レジスタの設定値は、1 8 本の各データバスに対応するそれぞれのデータ バス信号が何回目のデータ書き込みストローブでサンプリングされるかを示して いる。

[0051]

表2は、18ビット幅のデータバス信号に対応して設けられているM*BおよびM*Aレジスタの設定値とサンプリングタイミングを示している。

[0052]

M*BおよびM*Aレジスタの設定値がM*B=M*A=0であれば、1回目のデータ書き込みストローブによってサンプリングされ、M*B=0およびM*A=1であれば、2回目のデータ書き込みストローブによってサンプリングされ、M*B=1およびM*A=0であれば、3回目のデータ書き込みストローブによってサンプリングされ、M*B=1およびM*A=1であれば、4回目のデータ書き込みストローブによってサンプリングされることを示している。

[0053]

また、MWB0のbit1およびbit0にそれぞれ格納されているMCBおよびMCAレジスタは、所定のNビット幅(本実施形態では18ビット幅)のデータバス信号すべてを1回サンプリングする際のデータ書き込みアクセスの全回

数(総伝送回数)を示している。MCBおよびMCAレジスタの設定値およびデータ書き込みアクセスの回数は、M*BおよびM*Aレジスタの設定値およびデータ書き込みアクセスの回数と同様に表2に示すルールに従って設定される。

[0054]

【表2】

M*B	M*A	サンプリング			
0	0	1			
0	1	2			
1	0	3			
1	1	4			

[0055]

MCBおよびMCAレジスタは、LSI内部のホストインターフェースがデータバス上の例えば18ビット幅のデータバス信号をサンプリングする場合、何回のデータ書き込みストローブによって、18ビット幅のデータバス信号すべてをサンプリングするかを指定する。また、18ビット幅のデータバス信号は、M*BおよびM*Aレジスタで指定されるデータ書き込みストローブの回数に従って、分割ビットデータグループ毎に順に信号レベルをサンプリングされる。

[0056]

表 3 には、表 2 に示したレジスタ α およびレジスタ β の設定値(レジスタ値) の一例を示す。ここでは、CPU1008 ビット幅のデータをLSI11018 ビット幅のデータに変換するために、18 ビット幅のデータを8 (17 ビット目から 10 ビット目) -8 (9 ビット目から 2 ビット目) -2 (1 ビット目および 0 ビット目)の分割パターンのように三つに分割して、それぞれの分割ビットデータグループ毎に8 ビット幅のデータおよび2 ビット幅のデータを対応させる。

[0057]

これに応じて、18ビット幅のデータをサンプリングする際にCPU10からの8ビット幅のデータのデータ書き込みアクセスの全回数は、3回となりレジスタ α であるMCBおよびMCAレジスタの設定値が、表2よりM*B=1および

M*A=0 (*=C) となる。これにより、MCB=1 およびMCA=0 の設定値がそれぞれ表3のMWB0のbit1 およびbit0にそれぞれ設定される。

[0058]

一回目のデータ書き込みストローブによってサンプリングされるデータ列(分割ビットデータグループ)を、17ビット目から10ビット目のデータと設定した場合、レジスタ β が備えるM17BおよびM17Aレジスタ~M10Bおよび M10Aレジスタの設定値が表2よりM*B=M*A=0(*=10~17)となる。これにより、M17BおよびM17Aレジスタ~M10BおよびM10Aレジスタの設定値が、表30MWB50bit3およびbit2からMWB3のbit5およびbit4まで順番に設定される。

[0059]

次に、二回目のデータ書き込みストローブによってサンプリングされるデータ列(分割ビットデータグループ)を、9ビット目から2ビット目のデータと設定すると、レジスタ β が備えるM9BおよびM9Aレジスタ~M2BおよびM2Aレジスタの設定値が表2よりM*B=0およびM*A=1(*=2~9)となる。これにより、M9BおよびM9Aレジスタ~M2BおよびM2Aレジスタの設定値が、表3のMWB3のbit3およびbit2からMWB1のbit5およびbit4まで順番に設定される。

[0060]

次に、三回目のデータ書き込みストローブによってサンプリングされるデータ列(分割ビットデータグループ)を、1ビット目および0ビット目のデータと設定した場合、レジスタ β が備えるM1 BおよびM1 Aレジスタ、M0 BおよびM0 Aレジスタの設定値が表 2 よりM*B=1 およびM*A=0 (*=0、1)となる。これにより、M1 BおよびM1 Aレジスタ、M0 BおよびM0 Aレジスタの設定値が、表 3 のMWB1 のb i t 3 および b i t 2 からMWB1 のb i t 1 および b i t 0 まで順番に設定される。

$[0\ 0\ 6\ 1]$

表3に示すように、本実施形態では、MCBおよびMCAレジスタの設定値が MCB=1およびMCA=0であるから、表2より3回のデータ書き込みストロ



ーブによって、18ビット幅のデータバス信号の1回のデータ書き込みサイクル が完了する。

[0062]

【表3】

NAME	bit7	bit6	bit5	bit4	bit3	bit2	bit 1	bit0
MWB0	X	X	X	Х	X	Χ_	1	0
MWB1	0	1	0	1	1	0	1	0
MWB2	0	1	0	1	0	1	0	1
MWB3	0	0	0	0	0	1	0	1
MWB4	0	0	0	0	0	0	0	0
MWB5	Х	Х	Χ	Χ	0	0	0	0

[0063]

次に、レジスタ α およびレジスタ β の設定値(レジスタ値)を、表3に示すよ うに設定した場合の本発明のデータバス幅変換装置の動作を図1A、図2および 図3を用いて説明する。

$[0\ 0\ 6\ 4]$

前述のように、本実施の形態では、図1Aに示す8ビットのデータバス幅を有 するCPU10と、18ビットのデータバス幅を有するLSI11とは、8-8 -2の分割パターンに従って接続されている。

$[0\ 0\ 6\ 5]$

CPU10から8ビットデータが出力されると、その8ビットデータは、18 ビット幅のデータバス20(図2)に入力される。ここで、CPU10からは、 例えば8-8-2のような分割パターンに従って、3つの分割ビットデータグル ープそれぞれを示す信号DT1-0、DT1-1およびDT1-2(8ビットデ ータ)として出力される。信号DT1-2においては、8ビットデータの内の2 ビットデータが有効データであり、その他の6ビットデータはDon't Ca r e であり、他に何の影響を与えないものである。18ビット幅のデータバス2 0を介して信号DT1-0、DT1-1およびDT1-2は、データ書き込み信



号NWRと同期して制御回路21に入力される。

[0066]

データ書き込み信号NWRは、図3に示す制御回路21内のカウンタ31に入力される。カウンタ31は、データ書き込み信号NWRに同期してデータ書き込みストローブの回数をカウントする。また、レジスタ β は、18ビット幅のデータの各ビットに対応するデータバス信号が、CPU10から何回目のデータ書き込みアクセスによってサンプリングされるかを設定する。

$[0\ 0\ 6\ 7]$

レジスタαは、データ書き込みストローブの合計回数(総伝送回数)を表すレジスタ値を、カウンタ31に出力する。カウンタ31は、データ書き込み信号NWRに基づいてデータ書き込みストローブの回数をカウントしたカウンタ値をコンペア部32に出力する。

[0068]

コンペア部32が備える18個のコンペアは、レジスタβからの設定されたデータ書き込みストローブの回数を表すレジスタ値と、カウンタ31からのカウントされたデータ書き込みストローブの回数を表すカウンタ値とを比較する。これらのレジスタ値とカウンタ値とが一致したコンペアからサンプリング制御信号が、一致したコンペアに対応するサンプリング回路に出力される。

[0069]

[0070]

サンプリング制御信号を受け取ったサンプリング回路は、そのサンプリング制御信号に基づいて、データバス信号DB $\begin{bmatrix} 1 \ 7 \ : \ 0 \end{bmatrix}$ うちの対応する所定ビット目のデータバス信号をサンプリングし、フリップフロップ $2 \ 2 \$ に出力する。例えば、サンプリング部 $3 \ 3 \ 0 \ 1 \ 7 \ E \ 0$ であるから、データ書き込みの $1 \ 7 \ C$ かいにおいて、 $1 \ 0 \ 0$ 回目のデータ書き込みストローブによって端子

DB17を介して出力されたデータバス信号がサンプリングされ、17ビット目のサンプリング回路33Aからデータバス信号がフリップフロップ22に出力される。

[0071]

フリップフロップ22は、各データバス信号DB [17:0] が示す各ビットデータを記録していき、データ書き込み信号NWRに同期して、分割ビットデータグループに対するデータバス信号をサンプリングし、そのデータバス信号LDB [17:0] を出力制御回路23に出力する。

[0072]

ここで、フリップフロップ22の機能は、サンプリング部33に盛り込んでおいても同様な動作をする。つまり、コンペア部32からのサンプリング制御信号を受け取ったサンプリング部33のサンプリング回路が、そのサンプリング制御信号に基づいて所定ビット目のデータバス信号DB[17:0]をサンプリングする時に、フリップフロップ(またはラッチ回路)を利用してデータ書き込み信号NWRに同期してサンプリングを行い、サンプリングしたデータバス信号を直接出力制御回路23に出力することも可能である。

[0073]

また、カウンタ31では、データ書き込み信号NWRが入力されると、データ書き込みストローブの回数をカウントしていき、このカウントされたカウンタ値が、MCBおよびMCAレジスタによって示されるレジスタ値(本実施形態ではデータ書き込みアクセスの回数が3回であるから"10")に達した後に、カウント値は初期値(例えば、"00")に戻る。さらに、カウンタ31は、リサイズされた18ビット幅のデータをLSI内部回路24に出力するためのデータ書き込み信号Wを出力制御回路23に出力する。

[0074]

3回のデータ書き込みアクセスによって分割ビットデータグループ毎にサンプリングされたデータは、このデータ書き込み信号Wに基づいて、連続した18ビット幅のデータIDB [17:0] として、LSI11のLSI内部回路24が備えるレジスタおよびメモリ等のブロックに書き込まれる。

[0075]

このように、本発明のデータバス幅変換装置 120には、制御回路 21でNビット幅のデータをサンプリングする際のCPU10からのデータ書き込みアクセスの全回数を設定するレジスタ α と、Nビット幅のデータの所定ビットに対応するデータバス信号を何回目のデータ書き込みアクセスでサンプリングするかを設定するレジスタ β とが設けられている。このことにより、Mビット幅のデータバスを有する CPU10がNビット幅のデータバス(M=Nを含む)を有する周辺デバイスである LSI11にアクセスする場合、CPU10からのデータ書き込みアクセスの回数(総伝送回数)および分割パターンが、ハードウェア的に固定されることなく、多様なバスシステムにおいてデータバス幅のリサイズが任意に設定できる。

[0076]

図4は、本発明のデータバス幅変換装置の動作における各信号のタイミングチャートである。

[0077]

まず、CPU10から8ビットのデータバス信号D [7:0]が、データ書き込み信号NWRに同期して出力され、結線部12を介してLSI11の18ビット幅のデータバス20に入力される。データバス信号D [7:0]は、例えば、LSI11の18ビットのデータバス幅の17ビット目から10ビット目に対応するデータ信号DT1-0、LSI11のデータバス幅の9ビット目から2ビット目に対応するデータ信号DT1-1、LSI11のデータバス幅の1ビット目および0ビット目に対応するデータ信号DT1-2として出力される。尚、LSI11のデータバス幅の1ビット目および0ビット目に対応するデータ信号DT1-2の伝送では、8ビットのバス幅のうち2ビット分しか使用していない。

[0078]

次に、データ信号DT1-0、DT1-1およびDT1-2は、18ビット幅のデータバス20から制御回路21のサンプリング部33に入力される。

[0079]

制御回路21では、レジスタブロック30のレジスタαおよびレジスタβによ

って、データ信号DT11-0、DT1-1およびDT1-2のサンプリング条件が設定される。すなわち、MC [B:A]=10は、3回のデータ書き込みストローブによって、18 ビット幅のデータバス信号が1 回サンプリングされることを示す。M17[B:A]=00~M10[B:A]=00は、データ信号DT1-0が1 回目のデータ書き込みストローブによって、17 ビット目~10 ビット目にサンプリングされることを示す。M9[B:A]=01~M2[B:A]=01は、データ信号DT1-1が2回目のデータ書き込みストローブによって、9 ビット目~2 ビット目にサンプリングされることを示す。M1[B:A]=10 およびM0[B:A]=10は、データ信号DT1-2が3回目のデータ書き込みストローブによって、1 ビット目~0 ビット目にサンプリングされることを示す。

[0080]

次に、データ信号DT1-0、DT1-1およびDT1-2に対するデータ書き込みストローブの回数は、カウンタ31によってカウンタ値00、01および10としてカウントされる。このカウンタ値が上記のレジスタ β の設定値と一致すると、データ信号DT1-0、DT1-1およびDT1-2は、それぞれに対応して設けられたサンプリング回路でサンプリングされる。

[0081]

例えば、データ信号DT1-0は、データDT1-0 [7] ~データDT1-0 [0] としてサンプリングされる。データDT1-0 [7] ~データDT1-0 [0] は、サンプリング部33の対応する出力端子からフリップフロップ22に出力される。同様に、データ信号DT1-1は、データDT1-1 [7] ~データDT1-1 [0] としてサンプリングされ、サンプリング部33の対応する出力端子からフリップフロップ22に出力され、データ信号DT1-2は、データDT1-2 [7] ~データDT1-2 [6] としてサンプリングされ、それぞれサンプリング部33の対応する出力端子からフリップフロップ22に出力される。ここで、例えば、上記 [7] ~ [0] は、CPU10のD7端子~D0端子から出力される8ビットデータの7ビット目~0ビット目に対応する。

[0082]

次に、フリップフロップ 22 は、データ書き込み信号NWRに同期して、データDT1-0 [7] ~データDT1-0 [0]、データDT1-1 [7] ~データDT1-1 [0] およびデータDT1-2 [7] ~データDT1-2 [6] をラッチデータLDB [17:0] として出力制御回路 23 に出力する。

[0083]

そして、出力制御回路 23 は、カウンタ 31 からのデータ書き込み信号Wに同期して、それぞれ分割ビットデータグループであるデータDT1-0 [7] ~データDT1-0 [7] ~データDT1-1 [0] およびデータDT1-2 [7] ~データDT1-2 [6] を連続した 18 ビット幅のデータバス信号 1 DB 1 1 1 であるデータDT1にリサイズし、1 LS 1 内部回路 2 4 に出力する。

[0084]

ここで、本実施形態では、レジスタ α と、レジスタ β が備える複数のレジスタそれぞれとを、それぞれ2ビットで構成しているが、レジスタ α およびレジスタ β のビット幅を変えることによって、Nビット幅のデータバス信号をサンプリングする際のCPUの総伝送回数(例えば、C回)と、Nビット幅のデータバス信号の各ビットに対応するデータバス信号を何回目のデータ書き込みアクセスでサンプリングするかを自由に決定する事が可能となる。

[0085]

なお、総伝送回数および分割パターンは、CPU10からの命令に従ってレジスタ α およびレジスタ β に設定されてもよい。また、総伝送回数および分割パターンは、レジスタブロック30がCPU10が有するデータバス幅のサイズ(および結線状態)を認識して、そのサイズに応じてレジスタ α およびレジスタ β に設定されてもよい。この場合、レジスタブロック30が設定した総伝送回数および分割パターンに従って、CPU10はデータを分割して出力する。

[0086]

これにより、Mビットのデータバス幅を持つCPUとNビットのデータバス幅を持つ周辺デバイスとを接続する場合でも、両者間の結線状態をハードウェア的に制限される事なく自由に決定する事が可能となる。

[0087]

さらに、本実施形態では、CPUからのデータ書き込みアクセス時のデータバス幅変換の一例を示したが、上記データ書き込みアクセス時のデータバス幅変換の逆のシーケンスを利用して、周辺デバイスからCPUへのデータ読み出しアクセス時にNビット幅のデータをMビット幅のデータに分割して出力するデータバス幅変換も可能である。

[0088]

(実施の形態2)

以下、図面を参照しながらLSI側(周辺デバイス)からCPU側(ホストシステム)へのデータ読み出しアクセス時の本発明の実施の形態を説明する。

[0089]

図5Aは、本発明の実施形態2におけるデータ処理システム200を示す。

[0090]

データ処理システム 2 0 0 は、C P U 5 0 と、L S I 5 1 とを備える。L S I 5 1 は、データバス幅変換装置 2 2 0 (図 6) を備える。

[0091]

結線部52では、CPU50とLSI51とが、図1Aに示すCPU10とLSI111と同様に接続されている。そして、CPU50のデータ読み出し信号NRD用端子と接続されている

[0092]

また、図5Aに示す8ビットのデータバス幅を有するCPU50のインターフェース部と18ビットのデータバス幅を有するLSI51のインターフェース部とは、図1Aと同様の8-8-2の分割パターンによって接続されている。

[0093]

図5Bに、本発明の実施の形態のデータ処理装置の一例としてディスプレイ装置210を示す。ディスプレイ装置210は例えば液晶ディスプレイ装置である。ディスプレイ装置210は、図5Aに示すLSI51と、表示パネル211とを備える。この場合、LSI51は表示パネル211の表示動作を制御する。こ

のように、データバス幅変換装置220を備えるLSI51は、様々なデータ処理装置に搭載され得る。

[0094]

図6は、図5Aに示すLSI51が備える本発明の実施の形態のデータバス幅変換装置220を示す。データバス幅変換装置220は、データ読み出しアクセス時に、LSI51の18ビットのデータバス幅をCPU50の8ビットのデータバス幅にリサイズする。

[0095]

ここで、図6に示すデータバス幅変換装置220は、図2に示すデータバス幅変換装置120と同様の構成であるが、フリップフロップ(FF)62と、出力制御回路63とを経由しない場合でも本発明のデータバス変換動作を実現することが可能である。ここで、フリップフロップ62はラッチ回路であってもよい。

[0096]

図7は、図6に示すデータバス幅変換装置に含まれる制御回路61の詳細を示すブロック図である。

[0097]

図7に示す制御回路 6 1 は、レジスタブロック 7 0 を備える。レジスタブロック 7 0 は、18 ビット幅のデータをLS I側(周辺デバイス)から CP U側(ホストシステム)へ読み出す際の、データ読み出しアクセスの全回数(LS I 1 1 から CP U 1 0 へ複数の分割ビットデータグループを伝送するときの総伝送回数)を任意に設定するレジスタ γ と、18 ビット幅のデータの各ビットデータが総伝送回数のうち何回目のデータ伝送動作で伝送されるかを設定する(すなわち、18 ビット幅のデータの各ビットデータを複数の分割ビットデータグループへ分配するための 18 ビット幅のデータの分割パターンを設定する)レジスタ δ とを備える。

[0098]

制御回路61は、分割部75を備える。この分割部75は図3に示す取得部35に対応する。分割部75は、カウンタ71と、コンペア部72と、サンプリング部73とを備える。

[0099]

カウンタ71は、CPU50からのデータ読み出し信号NRDに同期して、データバス信号を読み出す際の伝送回数(データ読み出しストローブの回数)のカウント値を出力する。

[0100]

コンペア部72には、レジスタるからのレジスタ値とカウンタ71からのカウント値とを比較する複数のコンペアが、18ビット幅のデータの各ビット毎に設けられている。レジスタるからのレジスタ値は、上述の分割パターンを示し、複数のコンペアそれぞれに総伝送回数のうちの何れかの回数を示すレジスタ値が入力される。レジスタ値は対応するビットデータグループ毎に値が異なる。本実施の形態では、コンペア部72は18個のコンペアを備える(図7は、説明の簡略化のために18個のコンペアのうちの3個のコンペア72A、72B、72Cを示す)。

[0101]

サンプリング部73には、サンプリング制御信号により18ビット幅のデータのデータバス信号DB [17:0] を、それぞれ分割ビットデータグループ毎に読み出しを行うための、複数のサンプリング回路が、18ビット幅のデータバス信号の各ビット毎に設けられている。本実施の形態では、サンプリング部73は、18個のサンプリング回路を備える(図7は、説明の簡略化のために18個のサンプリング回路のうちの3個のサンプリング回路73A、73B、73Cを示す)。18個のサンプリング回路のそれぞれには、18個のコンペアのうちの対応するコンペアからサンプリング信号が出力される。18個のサンプリング回路のそれぞれはサンプリング信号に応じて、18ビット幅のデータのうちの対応付けられたビットデータをサンプリングする。

[0102]

ここで、レジスタブロック 7 0 に設けられているレジスタ $_\gamma$ の構成は表 1 のレジスタ $_\alpha$ と同様のものであり、レジスタ $_\delta$ の構成は表 1 のレジスタ $_\beta$ と同様のものである。

[0103]

また、18本の各データバス信号に対応して設けられているM*BおよびM*Aレジスタの設定値とサンプリングタイミングの関係については表 2 と同様のものであり、M*BおよびM*Aレジスタの設定値がM*B=M*A=0であれば、1回目のデータ読み出しストローブ、M*B=0およびM*A=1であれば、2回目のデータ読み出しストローブ、M*B=1およびM*A=0であれば、3回目のデータ読み出しストローブ、M*B=1およびM*A=1であれば、4回目のデータ読み出しストローブ、M*B=1およびM*A=1であれば、4回目のデータ読み出しストローブによってCPU50への読み出しが行われることを示している。

[0104]

また、所定のNビット幅(本実施形態では18ビット幅)のデータバス信号を1回読み出す際のデータ読み出しアクセスの全回数(総伝送回数)を示すMCBおよびMCAレジスタの設定値とサンプリングタイミングの関係についても表2と同様のものであり、MCBおよびMCAレジスタは、LSIからCPUへの読み出しを行う場合、何回のデータ読み出しストローブによって1回の読み出しを実施するかを指定する。

[0105]

次に、レジスタγおよびレジスタδの設定値(レジスタ値)を、表3に示すように設定した場合の本発明のデータバス幅変換装置のデータ読み出しアクセス動作を図5A、図6および図7を用いて説明する。

[0106]

前述のように、図5Aに示す8ビットのデータバス幅を有するCPU50と18ビットのデータバス幅を有するLSI51とは、8-8-2の分割パターンによって接続されている。

[0107]

CPU50からデータ読み出し信号NRDが出力されると、そのデータ読み出し信号NRDはLSI内部回路 64に入力される。それに同期して、LSI内部回路 64から読み出された 18 ビット幅のデータODB [17:0] が制御回路 61に入力される。

[0108]

データ読み出し信号NRDは、制御回路61内のカウンタ71に入力され、カウンタ71は、データ読み出し信号NRDに同期してデータバス信号を読み出す際のデータ読み出しストローブの回数をカウントする。また、レジスタるは、18ビット幅のデータの各ビットに相当するデータバス信号が、何回目のデータ読み出しストローブによってサンプリングされるかを設定する。

[0109]

レジスタγは、データ読み出しストローブの合計回数(総伝送回数)を表すレジスタ値を、カウンタ71に出力する。カウンタ71は、データ読み出し信号NWRに基づいてデータ読み出しストローブの回数をカウントしたカウンタ値をコンペア部72に出力する。

[0110]

コンペア部32が備える18個のコンペアは、レジスタるからの設定されたデータ読み出しストローブの回数を表すレジスタ値と、カウンタ71からのカウントされたデータ読み出しストローブの回数を表すカウンタ値とを比較する。これらのレジスタ値とカウンタ値とが一致したコンペアからサンプリング制御信号が、一致したコンペアに対応するサンプリング回路に出力される。

[0111]

サンプリング部 73 には、LSI内部回路 64 より 18 ビット幅のデータバス信号ODB [17:0] が入力され、各データバス信号ODB [17:0] は、それぞれのビットデータに対応して設けられた 18 個のサンプリング回路に入力される。

[0112]

サンプリング制御信号を受け取ったサンプリング回路は、そのサンプリング制御信号に基づいて、データバス信号DB [17:0] うちの対応する所定ビット目のデータバス信号をサンプリングし、データバス60に出力する。

[0113]

例えば、サンプリング部73の17ビット目のサンプリング回路73Aでは、 レジスタδの設定値が表2および3よりM17B=M17A=0であるから、データ読み出しの1サイクルにおいて、1回目のデータ読み出しストローブによっ て、17ビット目に対応したサンプリング回路73Aにてデータバス信号ODB 17のサンプリング(読み出し)が行われ、DB17端子(図5A)に出力される。

[0114]

また、カウンタ71では、データ読み出し信号NRDが入力されると、データ読み出しストローブの回数をカウントし、このカウントされたカウンタ値がMC BおよびMCAレジスタのレジスタ値(本実施形態ではデータ書き込みアクセスの回数が3回であるから"10")に達した後に、カウント値は初期値(例えば、"00")に戻る。

$[0\ 1\ 1\ 5]$

[0116]

図8は、本発明のデータバス幅変換装置のデータ読み出し動作における各信号 のタイミングチャートである。

[0117]

まず、CPU50からデータ読み出し込み信号NRDが出力され、結線部52 を介してLSI51のLSI内部回路64に入力される。

[0118]

データ読み出し込み信号NRDが入力されると、それに同期してLSI内部回路64から読み出された18ビット幅のデータDT1が制御回路61のサンプリ

ング部33に信号ODB[17:0]として入力される。

[0119]

[0120]

次に、データDT1に対するデータ読み出しストローブの回数は、カウンタ71によってカウンタ値00、01および10としてカウントされる。このカウンタ値が上記のレジスタ δ の設定値と一致すると、データDT1は、それぞれサンプリング部73の18ビット幅のデータの所定ビットに対応して設けられたサンプリング回路から読み出しが行われる。

[0121]

ここで、各読み出しストローブにおいて、読み出しが行われるビット以外のサンプリング回路からの出力はHi-Zとしておくことにより、CPU50へ読み出される8ビットのデータバスは、D[7:0]のように3回の読み出しストローブで18ビットデータバスの読み出しが完了する。なお、3回目の読み出しストローブについては、下位2ビットのみ有効データであり、その他の上位6ビットはDon't Careであり、他に何の影響を与えないものである。

[0122]

ここで、本実施形態では、レジスタγと、レジスタδが備える複数のレジスタ それぞれとを、それぞれ2ビットで構成しているが、レジスタγおよびレジスタ δのビット幅を変えることによって、Nビット幅のデータバス信号を読み出す際 のCPUへの総伝送回数(例えば、C回)と、Nビット幅のデータバス信号の各ビットに対応するデータバス信号が何回目のデータ読み出しアクセスで読み出し動作を行うかを自由に決定する事が可能となる。

[0123]

なお、総伝送回数および分割パターンは、CPU50からの命令に従ってレジスタ γ およびレジスタ δ に設定されてもよい。また、総伝送回数および分割パターンは、レジスタブロック70がCPU50が有するデータバス幅のサイズ(および結線状態)を認識して、そのサイズに応じてレジスタ γ およびレジスタ δ に設定されてもよい。この場合、レジスタブロック70が設定した総伝送回数および分割パターンに従って、分割部75はデータを分割して出力する。

[0124]

これにより、Mビットのデータバス幅を持つCPUとNビットのデータバス幅を持つ周辺デバイスとを接続する場合でも、両者間の結線状態をハードウェア的に制限される事なく自由に決定する事が可能となる。

[0125]

[0126]

さらに、本発明では、Mビット幅のデータバスを有するCPU(ホストシステム)がNビット幅のデータバス(M=Nを含む)を有するLSI(周辺デバイス)にアクセスする場合において、データバス幅をリサイズする際に、Nビット幅のデータバス信号の分割パターンおよび分割回数が固定されていないため、ハードウェア的にLSI側のビット幅の切り替えること等を不要にすることができ、使用するLSIの選択が制限されなくなるとともに、CPU側におけるソフトによる処理等も不要になるため、CPUに対する負荷を低減することも可能となる

[0127]

尚、本発明では、CPUとLSIとの間でデータを伝達するための18ビットのデータ分割パターンは、8-8-2の分割パターンであるが、本発明は、これに限定されるものではない。例えば、データ分割パターンとして、6-6-6の分割パターン、5-6-7の分割パターン等の分割パターンであっても良い。

[0128]

尚、本発明のデータバス幅変換装置を用いたデータ伝送は、CPUとLSIと の間の双方向のデータ伝送アクセス時にも行われる。

[0129]

【発明の効果】

本発明のデータバス幅変換装置は、CPU(ホストシステム)がN(Nは正数)ビットデータを分割して複数のビットデータグループとして伝送するときの総伝送回数を設定するとともに、Nビットデータを複数のビットデータグループそれぞれへ分配するためのNビットデータの分割パターンを設定する設定部を備える。また、本発明のデータバス幅変換装置は、Nビットデータを分割して複数のビットデータグループとしてCPUへ伝送するときの総伝送回数を設定するとともに、Nビットデータを複数のビットデータグループそれぞれへ分配するためのNビットデータの分割パターンを設定する設定部を備える。このことによりCPU側(ホストシステム)からLSI側(周辺デバイス)にデータ書き込みアクセスを行う場合およびLSI側(周辺デバイス)からCPU側(ホストシステム)にデータ読み出しのアクセスを行う場合に、ハードウェア的に固定されることなくデータの分割回数および分割パターンを任意に設定できる。

【図面の簡単な説明】

【図1A】

本発明の実施形態におけるデータバス幅変換装置が設けられた、CPUおよび LSIのインターフェース部の接続状態の一例を示す結線図である。

【図1B】

本発明の実施の形態のデータ処理装置を示す図である。

【図2】

図1Aに示すLSIのインターフェース部において、データバス幅のリサイズ (変更)を行う本発明のデータバス幅変換装置の構成を表すブロック図である。

【図3】

図2に示すデータバス幅変換装置に含まれる制御回路の構成を示すブロック図 である。

【図4】

本発明のデータバス幅変換装置の動作における各信号のタイミングチャートで ある。

【図5A】

データ読み出しアクセスを行う、本発明の実施形態におけるデータバス幅変換装置が設けられた、CPUおよびLSIのインターフェース部の接続状態の一例を示す結線図である。

【図5B】

本発明の実施の形態のデータ処理装置を示す図である。

【図6】

図1Aに示すLSIのインターフェース部において、データ読み出しアクセス時に、データバス幅のリサイズ(変更)を行う本発明のデータバス幅変換装置の構成を表すブロック図である。

【図7】

データ読み出しアクセス時に、図5Aに示すデータバス幅変換装置に含まれる 制御回路の構成を示すブロック図である。

【図8】

本発明のデータバス幅変換装置の動作における、データ読み出しアクセス時の 各信号のタイミングチャートである。

【符号の説明】


- 10 CPU
- 11 LSI
- 12 結線部

- 20 18ビット幅のデータバス
- 21 制御回路
- 22 フリップフロップまたはラッチ回路
- 23 出力制御回路
- 24 LSI内部回路
- 30 レジスタブロック
- 31 カウンタ
- 32 コンペア部
- 33 サンプリング部
- 34 サンプリング制御信号発生部


【書類名】

図面


【図1A】




【図1B】




【図2】




【図3】




【図4】




【図5A】




【図5B】



【図6】




【図7】





【図8】





【書類名】 要約書

【要約】

【課題】 データバス幅のリサイズ(変更)が任意に設定できるようにする。

【解決手段】 複数の分割に対応したデータ伝送回数を設定可能とするとともに、何回目のデータ伝送かを示すデータ伝送回数に対応した分割ビットグループを設定可能とするレジスタブロック30と、レジスタブロック30からのデータ伝送回数を所定のタイミングで初期値から最大データ伝送回数まで繰り返して出力し、出力されたデータ伝送回数と、レジスタブロック30からの分割ビットグループ毎のデータ伝送回数とを比較して、両者が一致した場合に、サンプリング制御信号を出力するサンプリング制御信号発生手段34と、サンプリング制御信号によりNビット幅のデータを分割ビットグループ毎にそれぞれサンプリングするサンプリング部33と、サンプリング部からの分割ビットグループ毎のデータを連続したNビット幅データに変換し出力する出力制御回路23とを有する。

【選択図】 図2



認定・付加情報

特許出願の番号 特願2003-183631

受付番号 50301070841

書類名 特許願

担当官 土井 恵子 4 2 6 4

作成日 平成15年 7月 1日

<認定情報・付加情報>

【特許出願人】

【識別番号】 000005049

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号

【氏名又は名称】 シャープ株式会社

【代理人】 申請人

【識別番号】 100078282

【住所又は居所】 大阪市中央区城見1丁目2番27号 クリスタル

タワー15階

【氏名又は名称】 山本 秀策

【選任した代理人】

【識別番号】 100062409

【住所又は居所】 大阪府大阪市中央区城見1丁目2番27号 クリ

スタルタワー15階 山本秀策特許事務所

【氏名又は名称】 安村 高明

【選任した代理人】

【識別番号】 100107489

【住所又は居所】 大阪市中央区城見一丁目2番27号 クリスタル

タワー15階 山本秀策特許事務所

【氏名又は名称】 大塩 竹志

特願2003-183631

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住所

大阪府大阪市阿倍野区長池町22番22号

氏 名

シャープ株式会社